SALSWIFT1（以下简称为 SF1）DSC 模块用户指南

1 术语/缩略词

FPGA　　：Field Programmable Gate Array　　现场可编程门阵列

DSC　　：Display Stream Compression　　VESA 显示视频压缩技术

2 简介

SF1 系列 FPGA，内部集成了一个 DSC(VESA Display Stream Compression)DECODE 模块，符合最新的 VESA DSC 1.2a 标准，能够实现 1440x3200 60Hz、1080x2400 120Hz 压缩数据的解码恢复，能够有效的缓解移动显示领域的传输带宽问题。DSC DECODE 模块结构图如下：



图 2-1 SF1_LOGIC_DSC 系统结构图

SF1 DSC DECODE 具有如下性能特征：

- 支持 8bit/component(24 bits/pixel)、10 bits/component(30bits/pixel)
- 最大支持 1440x3200 60Hz、1080x2400 120Hz、1920x1080 120Hz
- 支持 VESA DSC1.2(a)标准，向下兼容 DSC v1.1 标准
- 支持 YCbCr 格式解码
- 支持 APB 接口配置寄存器
- 支持 1:2、1:3、1:4 解压缩

3 端口描述

3.1 APB 配置接口说明

表 3-1 APB 接口信号表

名称	方向	时钟域	接口说明
apb_preset	In	N/A	APB 接口全局复位信号。 有效电平： 高
apb_clk	In	pclk	APB 接口时钟信号,最大支持 50Mhz
apb_sel_up	In	pclk	APB 总线选通信号，高有效
apb_dmode_up	In	pclk	不支持，固定值 1’b0
apb_addr_up[11:0]	In	pclk	APB 地址线
apb_penable_up	In	pclk	APB 总线使能，高有效
apb_pprot_up[2:0]	In	pclk	不支持，固定值 3’b0
apb_strobe_up[3:0]	In	pclk	APB 写数据选通: 4’b0001: apb_pwdata_up[7:0] 4’b0010: apb_pwdata_up[15:8] 4’b0100: apb_pwdata_up[23:16] 4’b1000: apb_pwdata_up[31:24]
apb_pwdata_up[31:0]	In	pclk	APB 总线写数据
apb_pwrite_up	In	pclk	APB 总线读写 1’b0：读 1’b1：写
apb_prdata_up[31:0]	Out	pclk	APB 总线读数据
apb_pready_up	Out	pclk	APB 总线 ready 信号
apb_pslverr_up	Out	pclk	不支持
apb_dmode_down	Out	pclk	不支持
apb_addr_down[11:0]	Out	pclk	APB 地址线
apb_penable_down	Out	pclk	APB 总线使能，高有效
apb_pprot_down[2:0]	Out	pclk	不支持
apb_strobe_down[3:0]	Out	pclk	APB 写数据选通: 4’b0001: apb_pwdata_up[7:0] 4’b0010: apb_pwdata_up[15:8] 4’b0100: apb_pwdata_up[23:16] 4’b1000: apb_pwdata_up[31:24]

apb_pwdata_down[31:0]	Out	pclk	APB 总线写数据
apb_pwrite_down	Out	pclk	APB 总线读写 1’b0：读 1’b1：写
apb_prdata_down[31:0]	In	pclk	APB 总线读数据
apb_pready_down	In	pclk	APB 总线 ready 信号
apb_pslverr_down	In	pclk	不支持

SF1 系列 FPGA 内嵌 DSI、DSC 硬核模块，在使用这些模块前均需要进行寄存器配置，SF1 支持通过内部 MCU 或者用户逻辑驱动 APB 总线配置硬核 IP 的寄存器,具体结构如下：



图 3-1 SF1_LOGIC_DSC APB 总线结构图

SF1_LOGIC_DSC 的 APB 接口分为 apb_xxx_up 和 apb_xxx_down，支持级联配置和独立配置两种模式。

1. 级联模式

在用户需要同时使用 DSI、DSC 等硬核模块时，SF1_LOGIC_DSC 的 APB 接口会级联到 SF1 整个系统的 APB 总线中，SF1_LOGIC_DSC 的 apb_xxx_up 接口接上一级的模块的 apb_xxx_down 信号，SF1_LOGIC_DSC 的 apb_xxx_down 接口连接下一级模块的 apb_xxx_up 信号,级联顺序为 DSI1->DSC->DSI0。

2. 独立模式

用户单独使用 DSC 硬核模块，只需要对 DSC 模块单独进行配置，此时，SF1_LOGIC_DSC 的 apb_xxx_up 连接 APB 总线的 MASTER(MCU apb_xxx_down)，SF1_LOGIC_DSC 的 apb_xxx_down 的输入接口需要赋初值，初值列表如下。

表 3-2 独立模式 apb_xxx_down 赋值表

端口	赋值
apb_prdata_down[31:0]	0x00000000
apb_pready_down	0
apb_pslverr_down	0

注：SF1 系列 FPGA 存在多个硬核模块需要进行 APB 配置，为了区分不同的硬核，用户需要通过选择不同的地址空间，DSC 的地址空间为 0x7_0000-0x7_ffff。

3.2 DSC 系统接口

表 3-3 DSC 系统接口

名称	方向	时钟域	接口说明
dec_clk	In	--	DSC 系统时钟，最大支持 125MHz
arst	In	dec_clk	DSC 系统复位
sw_rst	In	dec_clk	DSC 软复位，中断当前正在解码的帧时，需要进行软复位
regs_db_update	In	dec_clk	寄存器更新

3.3 DSC 数据输入接口

表 3-4 DSC 数据输入接口

名称	方向	时钟域	接口说明
dec_data_in[63:0]	In	dec_clk	DSC 压缩数据输入 dec_data_in[63:56]：byte0，byte8，… dec_data_in[55:48]：byte1，byte9，… dec_data_in[47:40]：byte2，byte10，… dec_data_in[39:32]：byte3，byte11，… dec_data_in[31:24]：byte4，byte12，… dec_data_in[23:16]：byte5，byte13，… dec_data_in[15:8] ：byte6，byte14，… dec_data_in[7:0] ：byte7，byte15，…
dec_nvb_in[3:0]	In	dec_clk	DSC 压缩数据字节使能： 4’h8：dec_data_in[63:0] 4’h7：dec_data_in[63:8] 4’h6：dec_data_in[63:16] 4’h5：dec_data_in[63:24] 4’h4：dec_data_in[63:32] 4’h3：dec_data_in[63:40] 4’h2：dec_data_in[63:48] 4’h1：dec_data_in[63:56]
dec_valid_in	In	dec_clk	DSC 压缩数据有效，与 dec_data_in 同步
dec_end_line_in	In	dec_clk	DSC 压缩数据有效行终止，与输入行中最后一个

			dec_data_in 有效数据同步
dec_end_frame_in	In	dec_clk	DSC 压缩数据有效帧终止，与输入帧中最后一行的 dec_end_line_in 同步
dec_hsync_in	In	dec_clk	DSC 压缩数据行同步信号
dec_sof	In	dec_clk	DSC 压缩数据帧起始信号

3.4 DSC 数据输出接口

表 3-5 DSC 数据输出接口

名称	方向	时钟域	接口说明
dec_pix_out[119:0]	Out	dec_clk	DSC 压缩数据输出 1. RGB 4:4:4，3 pixels per clock: dec_pix_out[119:110]：缺省 dec_pix_out[109:100]：{2 ‘b00,R}/pixel2 dec_pix_out[99:90]：{2 ‘b00,G}/pixel2 dec_pix_out[89:80]：{2 ‘b00,B}/pixel2 dec_pix_out[79:70]：缺省 dec_pix_out[69:60]：{2 ‘b00,R}/pixel1 dec_pix_out[59:50]：{2 ‘b00,G}/pixel1 dec_pix_out[49:40]：{2 ‘b00,B}/pixel1 dec_pix_out[39:30]：缺省 dec_pix_out[29:20]：{2 ‘b00,R}/pixel0 dec_pix_out[19:10]：{2 ‘b00,G}/pixel0 dec_pix_out[9:0]：{2 ‘b00,B}/pixel0 2.YCbCr 4:2:2 6 pixels per clock; dec_pix_out[119:110]：{2 ‘b00,Y}/pixel5 dec_pix_out[109:100]：{2 ‘b00,Y}/pixel4 dec_pix_out[99:90]：{2 ‘b00,Cb}/pixel4 dec_pix_out[89:80]：{2 ‘b00,Cr}/pixel4 dec_pix_out[79:70]：{2 ‘b00,Y}/pixel3 dec_pix_out[69:60]：{2 ‘b00,Y}/pixel2 dec_pix_out[59:50]：{2 ‘b00,Cb}/pixel2

			dec_pix_out[49:40]：{2‘b00,Cr}/pixel2 dec_pix_out[39:30]：{2‘b00,Y}/pixel1 dec_pix_out[29:20]：{2‘b00,Y}/pixel0 dec_pix_out[19:10]：{2‘b00,Cb}/pixel0 dec_pix_out[9:0]：{2‘b00,Cr}/pixel0
dec_valid_out	Out	dec_clk	DSC 解码数据输出有效，与 dec_pix_out 同步
dec_nvp_out[1:0]	Out	dec_clk	DSC 解码数据像素有效，与 dec_data_in 同步 2’d3：dec_pix_out[119:0] 2’d2: dec_pix_out[119:40] 2’d1: dec_pix_out[119:80]
dec_end_frame_out	Out	dec_clk	DSC 解压数据输出帧终止，与输出帧最后一行的 dec_end_line_out 同步
dec_end_line_out	Out	dec_clk	DSC 解压数据输出行终止，与输入行中最后一个 dec_pix_out 有效数据同步

3.5 DSC 状态接口

表 3-6 DSC 状态信号接口

名称	方向	时钟域	接口说明
dec_mode_stat[6:0]	Out	dec_clk	缺省
dec_errors0exp[3:0]	Out	dec_clk	hard slice0 错误报告 4’b0001:输入 buffer 写溢出 4’b0010:输入 buffer 读溢出
dec_errors1exp[3:0]	Out	dec_clk	hard slice1 错误报告 4’b0001:输入 buffer 写溢出 4’b0010:输入 buffer 读溢出

4 功能描述

4.1 寄存器列表

表 4-1 DSC 寄存器列表

名称	描述	默认值
DEC_MAIN_CONF: ADDR=0x00		
data[0]	缺省	0x0
data[9:7]	缺省	0x0

data[31:18]	缺省	0x0000
DEC_DF_CTRL:ADDR=0x10		
data[3:0]	缺省	0x2
data[17:4]	缺省	0x000
data[31:18]	PIC_WIDTH/SLICE_WIDTH 1:14’ d431 2:14’ d215	0x3fff
DEC_MAIN_CONF: ADDR=0x30		
data[3:0]	bit_per_component 描述编码后每个单元的位数 对应 pps_data[3][7:4]	0x8
data[4]	convert_rgb 描述色彩空间，对应 pps_data[4][4] 0：YcbCr 1：RGB	1
data[5]	simple_422 对应 pps_data[4][3]	0
data[9:6]	linebuf_depth 描述 line buffer 深度 对应 pps_data[3][3:0]	0x0
data[19:10]	描述每个像素通道的位数 对应{ pps_data[4][1:0]，pps_data[5][7:0]}	0x000
data[20]	pps_data[4][5]	0
data[21]	缺省	0
data[22]	缺省	0
data[31:28]	dsc_version_minor 描述 DSC 协议版本 pps_data[0][3:0]	0x1/0x2
DSC_PICTURE_SIZE:ADDR=0x34		
data[15:0]	picture_width 描述图片宽度	0x0000

	对应{pps_data[8][7:0]，pps_data[9][7:0]}	
data[31:16]	picture_height 描述图片高度 对应{pps_data[6][7:0]，pps_data[7][7:0]}	0x0000
DSC_SLICE_SIZE:ADDR=0x38		
data[15:0]	slice_width 描述切片宽度 对应{pps_data[12][7:0]，pps_data[13][7:0]}	0x0000
data[31:16]	slice_height 描述切片高度 对应{pps_data[11][7:0]，pps_data[10][7:0]}	0x0000
DSC_MISC_SIZE:ADDR=0x3C		
data[15:0]	{pps_data[14][7:0]，pps_data[15][7:0]}	0x0000
DSC_HRD_DELAYS:ADDR=0x40		
data[9:0]	{pps_data[16][1:0]，pps_data[17][7:0]}	0x000
data[31:16]	{pps_data[18][7:0]，pps_data[19][7:0]}	0x0000
DSC_RC_SCALE:ADDR=0x44		
data[5:0]	pps_data[21][5:0]	0x00
DSC_RC_SCALE_INC_DEC:ADDR=0x48		
data[15:0]	{pps_data[22][7:0]，pps_data[23][7:0]}	0x0000
data[27:16]	{pps_data[24][3:0]，pps_data[25][7:0]}	0x000
DSC_RC_OFFSETS_1:ADDR=0x4C		
data[4:0]	pps_data[27][4:0]	0x00
data[9:5]	pps_data[89][4:0]	0x00
DSC_RC_OFFSETS_2:ADDR=0x50		
data[15:0]	{pps_data[28][7:0]，pps_data[29][7:0]}	0x0000
data[31:16]	{pps_data[30][7:0]，pps_data[31][7:0]}	0x0000
DSC_RC_OFFSETS_3:ADDR=0x54		
data[15:0]	{pps_data[32][7:0]，pps_data[33][7:0]}	0x0000
data[31:16]	{pps_data[34][7:0]，pps_data[35][7:0]}	0x0000
DSC_RC_OFFSETS_4:ADDR=0x58		

data[15:0]	{pps_data[90][7:0], pps_data[91][7:0]}	0x0000
data[31:16]	{pps_data[92][7:0], pps_data[93][7:0]}	0x0000
DSC_FLATNESS_QP:ADDR=0x5C		
data[4:0]	pps_data[36][4:0]	0x00
data[9:5]	pps_data[37][4:0]	0x00
data[17:10]	缺省	0x00
DSC_RC_MODEL_SIZE:ADDR=0x60		
data[15:0]	{pps_data[38][7:0], pps_data[39][7:0]}	0x0000
DSC_RC_CONFIG:ADDR=0x64		
data[3:0]	pps_data[40][3:0]	0x0
data[12:8]	pps_data[41][4:0]	0x00
data[17:13]	pps_data[42][4:0]	0x00
data[23:20]	pps_data[43][7:4]	0x0
data[27:24]	pps_data[43][3:0]	0x0
DSC_RC_BUF_THRESH_0:ADDR=0x68		
data[7:0]	pps_data[44][7:0]	0x00
data[15:8]	pps_data[45][7:0]	0x00
data[23:16]	pps_data[46][7:0]	0x00
data[31:24]	pps_data[47][7:0]	0x00
DSC_RC_BUF_THRESH_1:ADDR=0x6C		
data[7:0]	pps_data[48][7:0]	0x00
data[15:8]	pps_data[49][7:0]	0x00
data[23:16]	pps_data[50][7:0]	0x00
data[31:24]	pps_data[51][7:0]	0x00
DSC_RC_BUF_THRESH_2:ADDR=0x70		
data[7:0]	pps_data[52][7:0]	0x00
data[15:8]	pps_data[53][7:0]	0x00
data[23:16]	pps_data[54][7:0]	0x00
data[31:24]	pps_data[55][7:0]	0x00
DSC_RC_BUF_THRESH_3:ADDR:0x74		
data[7:0]	pps_data[56][7:0]	0x00

data[15:8]	pps_data[57][7:0]	0x00
DSC_RC_MIN_QP_0:ADDR:0x78		
data[4:0]	pps_data[58][7:3]	0x00
data[9:5]	pps_data[60][7:3]	0x00
data[14:10]	pps_data[62][7:3]	0x00
data[19:15]	pps_data[64][7:3]	0x00
data[24:20]	pps_data[66][7:3]	0x00
DSC_RC_MIN_QP_1:ADDR:0x7C		
data[4:0]	pps_data[68][7:3]	0x00
data[9:5]	pps_data[70][7:3]	0x00
data[14:10]	pps_data[72][7:3]	0x00
data[19:15]	pps_data[74][7:3]	0x00
data[24:20]	pps_data[76][7:3]	0x00
DSC_RC_MIN_QP_2:ADDR:0x80		
data[4:0]	pps_data[78][7:3]	0x00
data[9:5]	pps_data[80][7:3]	0x00
data[14:10]	pps_data[82][7:3]	0x00
data[19:15]	pps_data[84][7:3]	0x00
data[24:20]	pps_data[86][7:3]	0x00
DSC_RC_MAX_QP_0:ADDR:0x84		
data[4:0]	{pps_data[58][2:0], pps_data[59][7:6]}	0x00
data[9:5]	{pps_data[60][2:0], pps_data[61][7:6]}	0x00
data[14:10]	{pps_data[62][2:0], pps_data[63][7:6]}	0x00
data[19:15]	{pps_data[64][2:0], pps_data[65][7:6]}	0x00
data[24:20]	{pps_data[66][2:0], pps_data[67][7:6]}	0x00
DSC_RC_MAX_QP_1:ADDR=0x88		
data[4:0]	{pps_data[68][2:0], pps_data[79][7:6]}	0x00
data[9:5]	{pps_data[70][2:0], pps_data[71][7:6]}	0x00
data[14:10]	{pps_data[72][2:0], pps_data[73][7:6]}	0x00
data[19:15]	{pps_data[74][2:0], pps_data[75][7:6]}	0x00
data[24:20]	{pps_data[76][2:0], pps_data[77][7:6]}	0x00

DSC_RC_MAX_QP_2:ADDR=0x8C		
data[4:0]	{pps_data[78][2:0], pps_data[89][7:6]}	0x00
data[9:5]	{pps_data[80][2:0], pps_data[81][7:6]}	0x00
data[14:10]	{pps_data[82][2:0], pps_data[83][7:6]}	0x00
data[19:15]	{pps_data[84][2:0], pps_data[85][7:6]}	0x00
data[24:20]	{pps_data[86][2:0], pps_data[87][7:6]}	0x00
DSC_RC_RANGE_BPG_OFFSETS_0:ADDR=0x90		
data[5:0]	pps_data[59][5:0]	0x00
data[11:6]	pps_data[51][5:0]	0x00
data[17:12]	pps_data[53][5:0]	0x00
data[23:18]	pps_data[55][5:0]	0x00
data[29:24]	pps_data[57][5:0]	0x00
DSC_RC_RANGE_BPG_OFFSETS_1:ADDR=0x94		
data[5:0]	pps_data[69][5:0]	0x00
data[11:6]	pps_data[71][5:0]	0x00
data[17:12]	pps_data[73][5:0]	0x00
data[23:18]	pps_data[75][5:0]	0x00
data[29:24]	pps_data[77][5:0]	0x00
DSC_RC_RANGE_BPG_OFFSETS_1:ADDR=0x98		
data[5:0]	pps_data[79][5:0]	0x00
data[11:6]	pps_data[81][5:0]	0x00
data[17:12]	pps_data[83][5:0]	0x00
data[23:18]	pps_data[85][5:0]	0x00
data[29:24]	pps_data[87][5:0]	0x00

DSC DECODE 模块在解码之前需要对寄存器进行配置，这些寄存器包含着与编码相关的关键信息，主要包括图像大小、解码模式、数据格式等，在 DSC 协议中这些关键信息称为 PPS(Picture Parameter Set)，标准协议中 PPS 总共有 128 Bytes，且顺序固定。解码器只有正确配置这些 PPS，才能实现正确的解码。在 SF1 系列 FPGA 的典型应用中，DSC 压缩数据以及 PPS 数据都是 AP 通过 MIPI 通道发送过来的，为了保证编解码的一致性，解码器需要实时更新 PPS 数据。

如表 4-1 所示，SF1_LOGIC_DSC 模块通过 APB 总线配置内部寄存器，表格中列出了解码相关的关键寄存器，未列出的寄存器暂不考虑。每个 APB 地址对应 32 Bit 寄存器数据，如表格所示，每个地址的数据与 PPS 数据存在映射关系，相应地址中没有列出的 Bit 位统一赋值 0。

4.2 SF1_LOGIC_DSC 启动流程

用户在调用 SF1_LOGIC_DSC 模块之后，要实现正确的解码输出，流程如下：



图 4-1 SF1_LOGIC_DSC APB 总线结构图

用户上电后需要对 DSC 模块进行复位，复位完成之后根据 DSI 模块接收到 PPS 数据，以表 4-1 为基准配置 DSC 寄存器，寄存器配置完成后，按照行列顺序连续均匀的传输压缩数据，解码后的数据会延迟两行连续均匀的输出。在具体使用过程中，APB 可以每帧都进行配置，用户也可以根据是否接收到新的数据来进行配置。

4.3 配置寄存器

SF1_LOGIC_DSC 通过 APB 总线配置寄存器，APB 时序参考标准协议，不再赘述。在配置过程以及配置结束后，有一些信号存在依赖关系，如下图所示：



图 4-2 APB 配置寄存器时序

在通过 APB 写 DSC 寄存器过程中，可以使用 sw_rst 复位解码器内部部分寄存器。在 DSC 模式寄存器使用双缓存机制，APB 配置的是外部寄存器，而解码器核心的寄存器由 regs_db_update 信号进行更新，在 APB 配置完成后，用户需要拉高 regs_db_update 信号，将新的寄存器数据同步到解码器核心中。解码器的寄存器更新完成后，即可等待压缩数据输入，实现数据解码。dec_sof 信号是压缩数据的帧起始信号，位于每一帧的头部。为了保证解码器寄存器能够完全更新，dec_sof 需要晚于 regs_db_update 至少两个时钟单位。

4.4 压缩数据输入



图 4-3 压缩数据输入时序

如图 4-3 所示，dec_sof 作为帧起始信号，位于每一帧的头部；dec_hsync_in 是行同步信号，位于每一行的头部，行同步信号之间的间隔要保证均匀。dec_valid_in 为压缩数据有效信号,与 dec_data_in 保持同步，dec_valid_in 相对于 dec_hsync_in 至少延时一个时钟周期。在一行内，压缩数据可以不连续，但是必须完整的传输到 DSC 模块。dec_end_line_in 和 dec_end_frame_in 分别是行结束和帧结束信号。

4.5 解码数据输出



图 4-4 解压数据输出时序

如图 4-4 所示，解压后的第一行数据会在压缩数据的第三个行同步生效后输出，依次类推。解码数据按照行列顺序均匀输出。以分辨率 1440x3200 为例，解压缩后的一行数据为 1440 个像素点，DSC 每个时钟输出 3 个像素，那么至少需要 480 个周期。由于输入输出都在同一个时钟域下，为了保证 DSC 内部 Buffer 不溢出，为了保证足够的余量，dec_hsync_in 之间的间隔应大于 500 个时钟周期。

5 版本信息

日期	版本	说明
2022/4/15	1.0	初版建立

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

6 免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。